## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-217299 (P2003-217299A)

(43)公開日 平成15年7月31日(2003.7.31)

(51) Int.Cl. <sup>7</sup>		識別記号	FΙ		ž	-7]-ド(参考)
G11C	29/00	675	G11C	29/00	675D	2G132
G01R	31/28		H01L	21/66	F	4 M 1 O 6
H01L	21/66		G 0 1 R	31/28	V	5 L 1 O 6
					В	

審査請求 未請求 請求項の数3 OL (全 8 頁)


(21)出願番号	特顧2002-14707(P2002-14707)	(71)出願人	000000295 沖電気工業株式会社		
(22)出顧日	平成14年1月23日(2002.1.23)		東京都港区虎ノ門1丁目7番12号		
		(72)発明者	遠藤 信之		
			東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内		
		(72)発明者	藤木 裕司		
			東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内		
		(74)代理人	100086807		
			弁理士 柿本 恭成		
			NEL WY WW		

最終頁に続く

## (54) 【発明の名称】 デュアルポートRAM

# (57)【要約】

【課題】 2つの異なるタイミングのクロック信号によって自己試験を行うことができるデュアルポートRAMを提供する。



【特許請求の範囲】

【請求項1】 独立した第1と第2のポートから同一の記憶領域にアクセスできる随時読み書き可能なメモリブロックと

第1のクロック信号に基づいて前記第1のポートを介し て前記メモリブロックの記憶領域に対する試験を行う第 1の試験回路と、

第2のクロック信号に基づいて前記第2のポートを介して前記メモリブロックの記憶領域に対する試験を行う第2の試験回路と、

前記第1及び第2の試験回路に対して交互に前記メモリブロックの試験を行わせる制御回路とを、

備えたことを特徴とするデュアルポートRAM。

【請求項2】 前記第1の試験回路は、第1のイネーブル信号に基づいて試験動作を開始し、該第1の試験回路の試験動作が完了したときに第1の完了信号を出力するように構成し、

前記第2の試験回路は、第2のイネーブル信号に基づいて試験動作を開始し、該第2の試験回路の試験動作が完了したときに第2の完了信号を出力するように構成し、前記制御回路は、前記第1の完了信号に基づいて前記第2のイネーブル信号を出力すると共に前記第1のイネーブル信号を停止し、前記第2の完了信号に基づいて該第1のイネーブル信号を出力すると共に該第2のイネーブル信号を停止するように構成した、

ことを特徴とする請求項1記載のデュアルポートRAM-

【請求項3】 前記制御回路は、セット・リセット型のフリップフロップで構成したことを特徴とする請求項2記載のデュアルポートRAM。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、独立した2つのポートから同一のメモリを読み書きすることができるデュアルポートRAM(Random Access Memory)、特にその自己試験機能に関するものである。

[0002]

【従来の技術】図2は、従来のデュアルポートRAMの一例を示す構成図である。このデュアルポートRAMは、A及びBの2つのポートを備えたメモリブロック1を行している。メモリブロック1のAポートには、図示しない機能ブロックA側のシステムバス2Aがセレクタ3Aを介して接続されると共に、クロック信号CKAが与えられるようになっている。また、メモリブロック1のBポートには、図示しない機能ブロックB側のシステムバス2Bがセレクタ3Bを介して接続されると共に、クロック信号CKBがセレクタ4を介して与えられるようになっている。

【0003】 更に、このデュアルポートRAMは、メモロック信号CKAを供給する必要がある。従って、Bポリブロック 1 を試験するための自己試験回路 5 を有して 50 一ト側のクロック供給経路は、セレクタ4によってクロ

いる。自己試験回路5は、バス6Aによってセレクタ3Aを介してメモリブロック1のAポートに接続されると共に、バス6Bによってセレクタ3Bを介してメモリブロック1のBポートに接続されている。また、クロック信号CKAは、自己試験回路5に与えられると共に、セレクタ4を介してメモリブロック1のBポートに与えられるようになっている。

【0004】セレクタ3A、3B、4は、通常動作また は試験動作を指定するモード信号MODによって切り替 10 えられ、通常動作時にはメモリブロック1のAポート及 びBポートが、それぞれ機能ブロックA、B側に接続さ れるようになっている。また、試験動作時には、メモリ ブロック1のAポート及びBポートが、それぞれバス6 A, 6 Bを介して自己試験回路 5 に接続され、これらの Aポート及びBポートには、この自己試験回路5と同様 にクロック信号 CKAが与えられるようになっている。 【0005】このようなデュアルポートRAMにおい て、モード信号MODによって通常動作が指定される と、メモリブロック1のAポートには、機能ブロックA 20 のシステムバス2 Aが接続されると共に、クロック信号 CKAが与えられる。メモリブロック IのBポートに は、機能ブロックBのシステムバス2Bが接続されると 共に、クロック信号CKBが与えられる。また、メモリ ブロック1と自己試験回路2とは、セレクタ3A、3B によって切り離される。

【0006】一方、モード信号MODによって試験動作が指定されると、メモリブロック1のAポート及びBポートは、それぞれセレクタ3A,3Bによって機能ブロックA,Bから切り離され、自己試験回路5に接続される。また、メモリブロック1のAポートと自己試験回路5には、クロック信号CKAが供給される。更に、メモリブロック1のBポートには、クロック信号CKAがセレクタ4を介して供給される。

【0007】ここで、自己試験回路5に試験開始信号S T Aが与えられると、この自己試験回路5によって、メモリブロック1に対するデータの書き込み及び読み出しの試験が行われ、試験結果R E S が出力される。この自己試験では、Aポート側から書き込んだデータをBポート側から読み出して検証したり、その逆にBポート側から書き込んだデータをAポート側から読み出して検証する試験が行われる。また、1つの自己試験回路5でメモリブロック1のA及びBポートを同時に制御するため、これらのA、Bポートは共通のクロック信号C K A が与えられて読み書きの動作が行われる。

[0008]

【発明が解決しようとする課題】しかしながら、従来のデュアルポートRAMでは、次のような課題があった。即ち、自己試験の時に、BポートにもAポートと同じクロック信号CKAを供給する必要がある。従って、Bポート側のクロック供給経路は、セレクタ4によってクロ

ック信号 C K A, C K B を切り替えるようになっている。このため、Aポート側に供給されるクロック信号 C K A と、Bポート側に供給されるクロック信号 C K A のタイミングが異なってしまい、特に高速動作時には正常な自己試験が出来なくなるという課題があった。

【0009】更に、AポートとBポートとで、異なる速度のクロック信号CKA、CKBを使用する場合の自己試験ができないという課題があった。

【0010】本発明は、前記従来技術が持っていた課題を解決し、2つの異なるタイミングのクロック信号によ 10って自己試験を行うことができるデュアルポートRAMを提供するものである。

#### [0011]

【課題を解決するための手段】前記課題を解決するために、本発明の内の第1の発明は、デュアルポートRAMにおいて、独立した第1と第2のポートから同一の記憶領域にアクセスできる随時読み書き可能なメモリブロックと、第1のクロック信号に基づいて前記第1のポートを介して前記メモリブロックの記憶領域に対する試験を行う第1の試験回路と、第2のクロック信号に基づいて前記第2のポートを介して前記メモリブロックの記憶領域に対する試験を行う第2の試験回路と、前記第1及び第2の試験回路に対して交互に前記メモリブロックの試験を行わせる制御回路とを備えている。

【0012】第2の発明は、第1の発明における第1の 試験回路を、第1のイネーブル信号に基づいて試験動作 を開始し、該第1の試験回路の試験動作が完了したとき に第1の完了信号を出力するように構成している。ま た、第2の試験回路を、第2のイネーブル信号に基づい て試験動作を開始し、該第2の試験回路の試験動作が完 30 了したときに第2の完了信号を出力するように構成して いる。更に、記制御回路を、第1の完了信号に基づいて 第2のイネーブル信号を出力すると共に第1のイネーブ ル信号を停止し、第2の完了信号に基づいて第1のイネーブ ル信号を出力すると共に第2のイネーブル信号を停止し、第2の完了信号に基づいて第1のイネーブ ーブル信号を出力すると共に第2のイネーブル信号を停止するように構成している。

【0013】第3の発明は、第2の発明における制御回路を、セット・リセット型のフリップフロップ(以下、「FF」という)で構成している。

【0014】本発明によれば、以上のようにデュアルポ 40 ートRAMを構成したので、次のような作用が行われる。メモリブロックの記憶領域を試験する場合、例えばセット・リセット型のFFによる制御回路によって第1の試験回路に第1のイネーブル信号が与えられる。これにより、第1の試験回路からメモリブロックの記憶領域に対する試験が、第1のクロック信号に基づいて第1のポートを介して行われる。第1の試験回路による試験動作が完了すると、この第1の試験回路から第1の完了信号が出力される。

【0015】制御回路では、第1の完了信号が与えられ 50

4

ると、第2のイネーブル信号が出力されると共に第1のイネーブル信号が停止される。これによって、第2の試験回路からメモリブロックの記憶領域に対する試験が、第2のクロック信号に基づいて第2のポートを介して行われる。第2の試験回路による試験動作が完了すると、この第2の試験回路から第2の完了信号が出力される。【0016】制御回路では、第2の完了信号が与えられると、第1のイネーブル信号が出力されると共に第2のイネーブル信号が停止される。このような繰り返しにより、メモリブロックの記憶領域に対する所定の試験動作が行われる。

#### [0017]

【発明の実施の形態】(第1の実施形態)図1は、本発明の第1の実施形態を示すデュアルポートRAMの構成図である。このデュアルポートRAMは、A及びBの2つのポートを備えたメモリブロック1を有している。メモリブロック1のAポートには、図示しない機能ブロックA側のシステムバス2Aがセレクタ3Aを介して接続されると共に、クロック信号CKAが与えられるようになっている。また、メモリブロック1のBポートには、図示しない機能ブロックB側のシステムバス2Bがセレクタ3Bを介して接続されると共に、クロック信号CKBが与えられるようになっている。

【0018】 更に、このデュアルポートRAMは、メモリブロック | を試験するための自己試験回路 10A, 10Bを有している。自己試験回路 10Aは、クロック信号 CKAが与えられると共に、バス 11Aによってセレクタ3Aを介してメモリブロック 1のAポートに接続されている。自己試験回路 10Bは、クロック信号 CKBが与えられると共に、バス 11Bによってセレクタ3Bを介してメモリブロック 1のBポートに接続されている

【0019】セレクタ3A、3Bは、端子Sに与えられるモード信号MODによって、通常動作または試験動作が切り替えられ、通常動作時には端子X-Z間が接続されてメモリブロック1のAポート及びBポートが、それぞれ機能ブロックA、B側に接続されるようになっている。また、試験動作時には、セレクタ3A、3Bの端子Y-Z間が接続され、メモリブロック1のAポート及びBポートが、それぞれバス11A、11Bを介して自己試験回路10A、10Bに接続されるようになっている

【0020】自己試験回路10Aは、イネーブル信号 EAがレベル"H"の時に、Aポートを介してメモリブロック 1 を所定の手順に従って試験するものである。所定の試験が完了すると、自己試験回路10Aから出力される完了信号 FAがレベル"L"から"H"に変化し、その試験結果 RAが出力されるようになっている。同様に、自己試験回路 10Bは、イネーブル信号 EBが

"H"の時に、Bポートを介してメモリブロック 1 を所

定の手順に従って試験するものである。所定の試験が完 了すると、自己試験回路 1 O Bから出力される完了信号 F B が、"L"から"H"に変化し、その試験結果 R B が出力されるようになっている。

【0021】このデュアルポートRAMは、2つの自己 試験回路10A, 10Bを交互に動作させるための試験 制御回路20を有している。試験制御回路20は、Aポ ート側の完了信号 FAが与えられるインバータ21aを 有し、このインバータ21aの出力側に、4段のFF2 2a, 23a, 24a, 25aが接続されている。FF 10 また、メモリブロック1のAポートと自己試験回路10 22a~25aのクロック端子Cには、Bポート側のク ロック信号CKBが与えられるようになっている。FF 25aの出力側は2入力の否定的論理積ゲート(以下、 「NAND」という) 26aの第1の入力側に接続さ れ、このNAND26aの第2の入力側には完了信号F Aが与えられるようになっている。

【0022】また、試験制御回路20は、Bポート側の 完了信号 F B をクロック信号 C K B の立ち上がりで保持 するFF27aを有している。FF27aとNAND2 6 a の出力側は、3 入力の論理積ゲート(以下、「A N 20 D」という) 28aの第1及び第2の入力側に接続さ れ、このAND28aの第3の入力側には開始信号SA が与えられるようになっている。そして、AND28a の出力側からイネーブル信号EAが出力され、自己試験 回路10Aに与えられるようになっている。

【0023】更に、この試験制御回路20は、Bポート 側の完了信号FBが与えられるインバータ21bを有 し、このインバータ21bの出力側に、4段のFF22 b, 23b, 24b, 25bが接続されている。FF2 2b~25bのクロック端子Cには、Aポート側のクロ 30 ック信号 CKが与えられるようになっている。FF25 bの出力側は2入力のNAND26bの第1の入力側に 接続され、このNAND26hの第2の入力側には完了 信号 F B が与えられるようになっている。

【0024】また、試験制御回路20は、Aポート側の 完了信号 F A をクロック信号 C K A の立ち上がりで保持 するFF27bを有している。FF27bとNAND2 6bの出力側は、3入力のAND28bの第1及び第2 の入力側に接続され、このAND28bの第3の入力側 には開始信号SBが与えられるようになっている。そし 40 て、AND28bの出力側からイネーブル信号EBが出 力され、自己試験回路 10 B に与えられるようになって

【0025】図3は、図1の自己試験時の動作を示す信 号波形図である。以下、この図3を参照しつつ、図1の 動作を説明する。通常動作時には、モード信号MODに よってセレクタ3A、3Bが端子X側に切り替えられ、 メモリブロック1のAポートには、機能ブロックAのシ ステムバス2Aが接続されると共に、クロック信号CK Aが与えられる。また、メモリブロック1のBポートに 50 作が開始され、完了信号FBは"H"から"L"へ変化

は、機能ブロックBのシステムバス2Bが接続されると 共に、クロック信号CKBが与えられる。また、メモリ ブロック1と自己試験回路10A,10Bとは、セレク タ3A、3Bによって切り離される。

【0026】自己試験動作時には、モード信号MODに よってセレクタ3A、3Bが端子Y側に切り替えられ、 メモリブロック 1 の A ポート及び B ポートは、それぞれ セレクタ3A、3Bによって機能ブロックA、Bから切 り離され、自己試験回路IOA、10Bに接続される。 Aにはクロック信号CKAが供給され、Bポートと自己 試験回路10Bにはクロック信号CKBが供給される。 【0027】ここで、例えば次のような手順で、メモリ ブロック1の所定範囲のアドレスの試験を順次繰り返し て行うとする。

フェーズ1:Aポートからデータを読み出して期待値と

フェーズ2:Bポートからデータを読み出して期待値と 比較。

フェーズ3: Λポートからデータを書き込む。 フェーズ4: Aポートからデータを読み出して期待値と

フェーズ5:Bポートからデータを読み出して期待値と 比較。

【0028】この場合、AポートからBポートへのアク セスの変更は、フェーズ1とフェーズ2の間、及びフェ ーズ4とフェーズ5の間に生ずることになる。また、B ポートからAポートへのアクセスの変更は、フェーズ2 とフェーズ3の間、及びフェーズ5と次のアドレスのフ ェーズ1の間に生ずることになる。

【0029】まず、例えば"H"の開始信号SAと、 "L"の開始信号 S B が与えられ、自己試験回路 1 0 B は強制的に停止状態にさせられ、自己試験回路10Aの 動作が開始される。自己試験回路10Aの動作が開始し た後、開始信号SBは"H"にセットされる。

【0030】図3の時刻(1において、Aポート側の自 己試験回路IOAの試験が終ると、完了信号FAが "L"から"H"へ変化する。これにより、インバータ 21aから出力される信号 S 21 A は、"H"から "L"へ変化する。また、NAND26aから出力され る信号 S 2 6 A も "L"となり、これによって A N D 2 8 aから出力されるイネーブル信号 E A は "L"とな

【0031】その後、時刻12におけるクロック信号C K A の立ち上がりによって、FF27bから出力される 信号 S 2 7 Bは "L"から "H"へ変化し、これによっ てAND28bから出力されるイネーブル信号EBは "H"となる。時刻 (3において、Bポート側のクロッ ク信号CKBが立ち上がると、自己試験回路10Bの動

する。これにより、インバータ21bから出力される信 号S21Bは、"L"から"H"へ変化する。

【0032】時刻し4における次のクロック信号СКВ の立ち上がりにより、FF27aから出力される信号S 27 Aは"H"から"L"へ変化する。時刻 t 5 におい て、時刻 t 1 から 4 回目のクロック信号 C K B の立ち上 がりによって、FF25aから出力される信号S25A は "H" から "L" へ変化する。これにより、NAND 26aの信号S26Aは"H"に戻る。しかし、FF2 7 a の信号 S 2 7 A は "L" となっているので、イネー 10 ブル信号 E A は "L" のままである。

【0033】時刻 t 6 において、時刻 t 3 から 4 回目の クロック信号CKAの立ち上がりによって、FF25b から出力される信号 S 2 5 B は "L" から "H" へ変化 する。この時、完了信号 FBは "L" であるので、NA ND26bから出力される信号S26Bは"II"のまま で、イネーブル信号 E Bは "H"の状態に維持される。

【0034】時刻 t 7において、Bポート側の自己試験 回路 I O Bの試験が終ると、完了信号 F Bが "L"から "11"へ変化する。これにより、インバータ2.1 bの信 20 号S21Bは、"H"から"L"へ変化する。また、N AND26bの信号S26Bも"L"となり、これによ ってイネーブル信号 E Bは "L"となる。

【0035】その後、時刻t8におけるクロック信号C KBの立ち上がりによって、FF27aの信号S27A は"L"から"H"へ変化し、これによってイネーブル 信号EAは"H"となる。

【0036】時刻±9において、Aポート側のクロック 信号CKAが立ち上がると、自己試験回路10Aの動作 が開始され、完了信号 FAは"H"から"L"へ変化す 30 る。これにより、インバータ21aの信号S21Aは、 "L"から"H"へ変化する。

【0037】時刻 t 10における次のクロック信号 C K Aの立ち上がりにより、FF27bの信号S27Bは "H"から"L"へ変化する。

【0038】以下、同様の繰り返しにより、試験制御回 路20によって自己試験回路10A、10Bが、交互に 試験動作を行うように制御される。

【0039】以上のように、この第1の実施形態のデュ アルポートRAMは、それぞれAポート及びBポートの 40 クロック信号 СКА、СКВで動作する自己試験回路1 0A, 10Bと、これらの自己試験回路10A, 10B が交互に動作するように制御する試験制御回路20を有 している。これにより、2つの異なるタイミングのクロ ック信号CKA, CKBによってメモリブロック1の自 己試験を行うことができるという利点がある。

【0040】(第2の実施形態)図4は、本発明の第2 の実施形態を示すデュアルポートRAMの構成図であ り、図1中の要素と共通の要素には共通の符号が付され ている。このデュアルポートRAMは、図1のデュアル 50 力される。これによって、FF30はリセットされ、出

ポートRAMの試験制御回路20に代えて、セット・リ セット型のFF30を設けている。

【0041】このFF30は、セット端子Sに"H"の パルスが印加されたときに "H" のデータが保持され、 出力端子Q, /Qにそれぞれ"H", "L"の信号を出 力し、リセット端子Rに"H"のパルスが印加されたと きに "L" のデータが保持され、出力端子O. /Oにそ れぞれ"L", "H"の信号を出力するものである。更 に、このFF30はプリセット端子PSとクリア端子C Lを備え、プリセット端子PSに"H"のパルスを印加 することによって保持しているデータを "H" にセット し、クリア端子CLに"Ⅱ"のパルスを印加することに よって保持しているデータを "L" にリセットすること ができるようになっている。

【0042】FF30のセット端子Sには自己試験回路 **10Aの完了信号FAが与えられ、リセット端子Rには** 自己試験回路IOBの完了信号FBが与えられるように なっている。また、FF30の出力端子Oから自己試験 回路IOBに対するイネーブル信号EBが出力され、出 力端子/Qから自己試験回路10Aに対するイネーブル 信号 E Aが出力されるようになっている。更に、クリア 端子CLとプリセット端子PSには、それぞれ開始信号 SA、SBが与えられるようになっている。その他の構 成は、図1と同様である。

【0043】図5は、図4の自己試験時の動作を示す信 号波形図である。以下、この図5を参照しつつ、図4の 自己試験時の動作を説明する。自己試験の開始時に、開 始信号SAを与えることにより、FF30がクリアさ れ、出力端子Oから自己試験回路10Bに出力されるイ ネーブル信号 E B は "L"となり、出力端子/Qから自 己試験回路 10 A に出力されるイネーブル信号 E A が "H"となる。これにより、自己試験回路10Aによる メモリブロック1の自己試験が、クロック信号CKAに 基づいてAポートを介して行われる。

【0044】自己試験回路10Aの動作が完了すると、 この自己試験回路IOAから完了信号FAのパルスが出 力される。これによって、FF30はセットされ、出力 端子Oから自己試験回路 1 0 Bに出力されるイネーブル 信号 E Bは"H"となり、出力端子/Oから自己試験回 路10Aに出力されるイネーブル信号EAが"L"とな

【0045】イネーブル信号EBが"H"になると、そ の次のクロック信号 CKBの立ち上がりのタイミング で、自己試験回路10Bの動作が開始される。そして、 自己試験回路10Bによるメモリブロック1の自己試験 が、クロック信号CKBに基づいてBポートを介して行 われる。

【0046】自己試験回路10Bの動作が完了すると、 この自己試験回路10Bから完了信号FBのパルスが出

力端子Qから自己試験回路10Bに出力されるイネーブ ル信号 E B は "L"となり、出力端子/Oから自己試験 回路 I O A に出力されるイネーブル信号 E A が "H" と なる。以下、同様の繰り返しにより、自己試験回路 10 A, 10Bが、交互に試験動作を行うように制御され る。

【0047】以上のように、この第2の実施形態のデュ アルポートRAMは、それぞれAポート及びBポートの クロック信号 СКА, СКВ で動作する自己試験回路 1 が交互に動作するように制御するFF30を有してい る。これにより、第1の実施形態と同様の利点に加え て、回路構成を簡素化することができるという利点があ

【0048】なお、本発明は、上記実施形態に限定され ず、種々の変形が可能である。この変形例としては、例 えば、次のようなものがある。

(a) 図1中の試験制御回路20の回路構成は、図示 したものに限定されない。例えば、FF22a~25a 等の段数は、クロック信号CKA、CKBの周波数等に よって適切な数に設定することができる。また、FF2 2a~25aに代えて遅延回路等を用いても良い。

【0049】(b) 図4中のFF30は、最初に自己 試験回路 10 A または 10 B の一方を起動させるための プリセット機能を有しているが、別の回路によって自己 試験回路10Aまたは10Bを起動させるようにしても 良い。

## [0050]

【発明の効果】以上詳細に説明したように、第1の発明 によれば、第1のクロック信号に基づいて第1のポート 30 る。 を介してメモリブロックの記憶領域に対する試験を行う 第1の試験回路と、第2のクロック信号に基づいて第2 のポートを介して前記メモリブロックの記憶領域に対す る試験を行う第2の試験回路と、これらの第1及び第2 の試験回路に対して交互に前記メモリブロックの試験を 行わせる制御回路とを有している。これにより、2つの 異なるタイミングのクロック信号によって第1及び第2 のポートを介してメモリブロックの自己試験を行うこと

ができる。

【0051】第2の発明によれば、第1の試験回路は、 第1のイネーブル信号に基づいて試験動作を開始し、該 試験動作が完了したときに第1の完了信号を出力するよ うに構成し、第2の試験回路は、第2のイネーブル信号 に基づいて試験動作を開始し、該試験動作が完了したと きに第2の完了信号を出力するように構成している。更 に制御回路は、第1の完了信号に基づいて第2のイネー ブル信号を出力すると共に第1のイネーブル信号を停止 OA. 1 OBと、これらの自己試験回路 1 OA. 1 OB 10 し、第2の完了信号に基づいて第1のイネーブル信号を 出力すると共に第2のイネーブル信号を停止するように 構成している。これにより、メモリブロックの記憶領域 に対する試験が、2つの試験回路によって交互に行われ るので、2つの異なるタイミングのクロック信号に対し て問題なく試験を行うことができる。

> 【0052】第3の発明によれば、第2の発明における 制御回路を、セット・リセット型のFFで構成してい る。これにより、簡単な回路構成で確実な動作が可能に なる。

## 【図面の簡単な説明】

【図1】本発明の第1の実施形態を示すデュアルポート RAMの構成図である。

【図2】従来のデュアルポートRAMの一例を示す構成 図である。

【図3】図1の自己試験時の動作を示す信号波形図であ

【図4】本発明の第2の実施形態を示すデュアルポート RAMの構成図である。

【図5】図4の自己試験時の動作を示す信号波形図であ

## 【符号の説明】

メモリブロック

2 A. 2 B システムバス

3 A, 3 B セレクタ


10A. 10B 自己試験回路

11A, 11B バス


2.0 試験制御回路


FF (フリップフロップ) 3.0

【図1】




【図2】






【図5】



# 【図3】



# フロントページの続き

(72)発明者 郷古 博紀

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内

(72)発明者 和嶋 書寬

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内

(72)発明者 田村 純一

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内

(72) 発明者 ELHADRI ALI

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内

F ターム(参考) 2G132 AAO8 ABO1 ACO3 ADO6 ACO2

AK15 AK17 AK29 AL11

4M106 AC08 AC09

5L106 AA14 DD22 DD23 EE02 GG03